東海大学高窪研究室

2003年度

佐藤賢治,高窪統,高窪かをり“シングルウェル構成のマッピング回路”電気学会電子回路研究会,ETC-04-07, pp.31-36

府川智彦,高窪統,高窪かをり“低電圧パイプラインＡ/Ｄ変換器の一構成”電気学会電子回路研究会,ETC-04-08, pp.37-40

渡部亮,高窪統,高窪かをり“誤差電流打消し法を用いた低歪みＯＴＡ”電気学会電子回路研究会,ETC-03-56, pp.7-12

富士岡一洋,高窪統,高窪かをり“2段積み⊿ΣＡＤＣを用いたＤＣ-ＤＣコンバータ”電気学会電子回路研究会,ETC-03-63

Hajime TAKAKUBO,Ryo WATABE, kawori TAKAKUBO, “Low Distortion Linear Voltage-to-Current Convertor Consisting of Twin MOSFET's Current Sources and Current Sinks pair", IEICE TRANS. FUNDAMENTALS, 2002

kawori TAKAKUBO, Hajime TAKAKUBO,Yohei NAGATAKE, Shigetaka TAKAGI, Nobuo FUJII, “Mapping circuit for Rail-to-Rail Operation", IEICE TRANS. FUNDAMENTALS, VOL.E86-A,NO.2 FEBRUARY 2003

2002年度

青木泰憲,高窪統,高窪かをり“ＤＣ-ＤＣコンバータに適した二段積み構成による低電圧⊿ΣＡＤＣ”電気学会電子回路研究会,ETC-03-26,pp.33-38

渡部亮,高窪統,高窪かをり,“誤差電流打ち消し法を用いた低電圧Rail-to-Rail OTA”電気学会電子回路研究会,ETC-03-6,pp.29-34

Kawori Takakubo,Tomohiko Fukawa,Hajime Takakubo,“Pipelined ADC consisting of Two-MOSFET's circuitry between Rails”2002 IEEJ International Aanalog VLSI Workshop

高窪統,渡部亮,高窪かをり,“低歪み電流減算回路を用いた二段積みOTA” The 15th Workshop on Circiuits and Systems in Karuizawa,April 22-23,2002

2001年度

K. Takakubo, Y. Nagatake, H.Takakubo, S. Takagi and N. Fujii, "A Mapping Circuit for Rail-to-Rail Operation", ICFS, pp. SS-1-6, 2002

檀上命大,高窪かをり,越川岳志,高窪かをり“2段積みMOSFET構成によるD/A変換回路” 電子情報通信学会基礎境界回路とシステム,A-1-32

高窪かをり,西尾宏樹,中山太郎,木村友之,“2段積みMOSFET構成の電圧平均回路” 電子情報通信学会基礎境界回路とシステム,A-1-3

高窪かをり,青木泰憲,高窪統,“二段積みMOSFET構成による⊿ΣA/D変換回路の一考察” 電気学会電子回路研究会,ETC-02-28,PP.35-38

高窪かをり,府川智彦,田仲高志,高窪統,“二段積み構成によるパイプラインA/D変換回路” 電気学会電子回路研究会,ETC-01-94

高窪かをり,長竹洋平,高木茂孝,藤井信生,“相補構成によるRail-to-Rail二段積みOTA” 電気学会電子回路研究会,ETC-01-40

2000年度

檀上命大,高窪かをり,“Rail-to-rail動作のCMOS1/2電圧減衰回路”電子情報通信学会ソサエティ大会論文誌,A-1-14,2000年9月